Proyecto Avance Final Digital

  • Published on
    30-Sep-2015

  • View
    6

  • Download
    1

DESCRIPTION

un proyecto de sistemas digitales donde usamos lgica combinacional para implementar el proyecto de bombas alternantes

Transcript

AVANCE 1 PROYECTO FINAL DE ELECTRONICA DIGITAL:CONTROL BOMBAS ALTERNATIVASANDRS HOYOS ANDRADE - 2090461CARLOS MARIO LEAL ACOSTA - 2076201

INTRODUCCIONEn el siguiente trabajo se aplicaran los conocimiento adquiridos en la asignatura de electrnica digital, para llevar a cabo el proyecto final que consistir en el control de bombas alternativas donde se diseara un circuito secuencial sncrono que nos permita controlar el funcionamiento alternativo de 2 bombas que garanticen el nivel adecuado de agua en un tanque superior de un edificio alimentado desde un tanque inferior por medio de sensores.

MARCO TERICOFLIP FLOPFLIP-FLOPS RS SINCRONOEl flip-flop RS es un dispositivo asncrono. No opera en conjuncin con un reloj o dispositivo de temporizacin. El flip-flop RS sncrono opera en conjuncin con un reloj, en otras palabras opera sincronizadamente. Su smbolo lgico se muestra a continuacin. Es igual a un flip-flop RS aadindole una entrada de reloj.

Figura 1: Smbolo de un flip-flop SR sncrono

El flip-flop RS sncrono puede implementarse con puertas NAND. En las siguientes ilustraciones vemos primero como se aaden dos puertas NAND al flip-flop RS para construir un flip-flop RS sncrono. Las puertas NAND 3 y 4 aaden la caracterstica de sincronismo al cerrojo RS. La tabla de la verdad nos muestra la operacin del flip-flop RS sncrono.El modo de mantenimiento se describe en la primera lnea de la tabla de la verdad. Cuando un pulso de reloj llega a la entrada CLK (con 0 en las entradas R y S), las salidas no cambian, permanecen igual que antes de la llegada del pulso de reloj. Este modo tambin puede llamarse de "inhabilitacin" del FF. La lnea 2 es el modo de reset.La salida normal Q se borrar cuando un nivel ALTO active la entrada R y un pulso de reloj active la entrada de reloj CLK. Si R=1 y S=0, el FF no se pone a 0 inmediatamente, esperar hasta que el pulso del reloj pase del nivel BAJO al ALTO, y entonces se pone a 0. La lnea 3 de la tabla describe el modo set del flip-flop.

Un nivel ALTO activa la entrada S (con R=0 y un pulso de reloj en el nivel ALTO), poniendo la salida Q a 1.La lnea 4 de la tabla de verdad es una combinacin "prohibida" todas las entradas estn en 1, no se utiliza porque activa ambas salidas en el nivel ALTO.

Figura 3: Circuito elctrico equivalente de un flip-flop SR sncrono

Modo de operacinENTRADASSALIDAS

CLKSRQQ

Mantenimiento00No cambia

Reset0111

Set1010

Prohibido1111

Tabla 1: Tabla de verdad de un flip-flop SR sncrono

Flip Flop JK: es el ms verstil de la base de los flip flop. Se tiene la entrada siguiente carcter de la velocidad del reloj flip flop D, pero tiene dos entrada, tradicionalmente etiquetados J y K. si J y K son diferentes a continuacin, la salida Q toma el valor de J en el borde de reloj siguiente

Si J y K son bajos entonces se produce ningn cambio. Si J y K son a la vez de alta en el borde de reloj entonces la salida ser alterna de un estado a otro. Se pueden realizar las funciones del sistema / restablecer flip flop y tiene la ventaja de que no hay estados ambiguos. Tambin puede actuar como un flip flop T para llevar a cabo alternado la accin si J y J estn unidas entre s.

Estructura del Flip Flop JKUna versin simplificada teniendo en cuenta que las salidas se alimentan de nuevo a la habilitacin NAND. Esto es lo que da la accin de alternar cuando J=K=1. Flip Flop Tipo DEste sigue a la entrada, haciendo transiciones que coinciden con las entradas. El trmino D, significa dato, este Flip Flop almacena el valor que est en la lnea de datos. Se puede considerar como una celda bsica de memoria. Un Flip Flop D, se pude hacer un Flip Flop set/ reset, uniendo la salida set(estado alto) con la salida reste (estado bajo), a travs de un inversor. El resultado se puede sincronizar

Teora de Mquinas de Estado (FSM)La teora de mquinas de estado es el nombre con el que se conocen los mtodos de Anlisis y Diseo de Circuitos Secuenciales Sincrnicos. Esta leccin constituye una introduccin al tema del captulo, donde se definir lo que son las mquinas de estado y los conceptos bsicos para entender la metodologa de Anlisis y Diseo de Circuitos Secuenciales.Las mquinas de estado son circuitos secuenciales que se encuentran constituidos por una etapa combinacional y una etapa de memoria, relacionadas de tal forma que conforman un sistema secuencial para algn propsito especial. Los registros y contadores con entradas asincrnicas son ejemplos de este tipo de sistemas secuenciales.Mquinas de Estado de Mealy y MooreLos circuitos secuenciales se clasifican dentro de una categora conocida como mquinas de estado, de la cual se distinguen comnmente dos tipos: Mquina de Mealy: En esta mquina de estados las salidas se encuentran determinadas por el estado interno del sistema y por las entradas no sincronizadas con el circuito. El diagrama de bloques representativo de esta mquina se muestra en la figura 1. donde se observa que las salidas del sistema son tanto sincrnicas como asincrnicas.

Figura 1. Mquina de estados de Mealy Mquina de Moore: Las salidas solo dependen del estado interno y de cualquier entrada sincronizada con el circuito, como se observa en la figura 2. donde las salidas del sistema son nicamente sincrnicas. Un ejemplo de este tipo de mquinas de estado son los contadores (ver captulo 6).

Figura 2. Mquina de estados de MooreLos circuitos secuenciales se caracterizan por tener una etapa combinacional y otra de memoria conformada por flip-flops. En la figura 3 se puede observar un ejemplo particular de este tipo de circuitos, el cual corresponde a una Maquina de estado de Mealy. Observe que hay salidas que dependen de la etapa de memoria y hay una salida que depende directamente de la etapa combinatoria.

Figura 3. Circuito Secuencial de ejemplo.Con base en el circuito de la figura 3 se dar una descripcin de las herramientas bsicas que son empleadas para el Anlisis y Diseo de Circuitos Secuenciales. Entre estas herramientas se encuentran las ecuaciones lgicas, las los diagramas de estado, las tablas de estado, las tablas de transicin y los mapas de Karnaugh.

Ecuaciones LgicasLas ecuaciones lgicas son funciones que definen la relacin existente entre los estados de entrada y los estados de salida del sistema. Para determinar las ecuaciones lgicas de la mquina de estados de la figura 3 inicialmente se deben identificar los estados siguientes. Estos estados corresponden a aquellos que ocurren despus de una transicin en la seal de reloj de los flip-flops. Recuerde que para los flip-flops tipo D el estado siguiente (Qi+1) es igual al estado de la entrada D. Teniendo en cuenta lo anterior las ecuaciones lgicas para los flip-flops A y B del circuito de la figura 3 seran las siguientes:A = DA = AX + BXB = DB= AXLa salida Y est dada por:Y = (A + B)XObservando esta ltima ecuacin se concluye que la salida (Y) es funcin del estado presente del sistema (A y B) y de la entrada asincrnica (X).Las ecuaciones lgicas en los circuitos secuenciales tienen una estructura formada por dos clases de estados: Los estados siguientes, los cuales se agrupan al lado izquierdo de la expresin y representan las variables dependientes del sistema. El estado de estas variables cambia en el momento que ocurra una transicin en la seal de reloj. Los estados actuales y entradas del sistema. Agrupados al lado derecho de la expresin, constituyen las variables independientes, las cuales pueden o no cambiar en sincrona con el sistema.Cuando las ecuaciones de estado contienen varios trminos, se pueden simplificar empleando metodologas de reduccin de trminos como Algebra de Boole, Mapas de Karnaugh, o mediante el Algoritmo de Quine-McCluskey.Tablas de EstadoUna tabla de estado es un listado que contiene la secuencia de los estados de entradas, estados internos y salidas del sistema, considerando todas las posibles combinaciones de estados actuales y entradas. Las tablas de estado por lo general se divididen en tres partes: estados actuales, estados siguientes y salidas, tal como se muestra en la tabla 1.

Tabla 1. Tabla de estado (circuito Figura 3)La tabla de estado para un circuito secuencial con m flip-flops y n entradas tiene 2m+n filas. El estado siguiente tiene m columnas, y el nmero de columnas depende del nmero de salidas.Existe una forma ms conveniente de organizar la informacin en la tabla de estado, la cual se muestra en la Tabla 2, donde los estados se agrupan de tal modo que la tabla se puede traducir a un diagrama de estados. Al igual que la tabla anterior esta tiene tres secciones: estados actuales, estados siguientes y salidas, sin embargo los estados se agrupan dependiendo del valor de las entradas. La seccin de estados actuales agrupa los estados que ocurren antes de una transicin en la seal de reloj, la seccin de estados siguientes lista aquellos que ocurren despus de la transicin del reloj y la seccin de salidas rene los estados que se dan en el mismo instante de los estados actuales.

Tabla 2. Tabla de estado (forma simplificada)Haciendo un anlisis de la operacin del circuito de la figura 3 se puede observar lo siguiente: Cuando la variable X=0 los estados actuales A y B cambian a 0 despus de la transicin de reloj , y cuando X=1, los estados de las salidas se comportan tal como se resume en la tabla 7.1.2. Se plantea como ejercicio verificar la informacin de la tabla.Diagramas de EstadoUn diagrama de estados es una representacin grfica que indica la secuencia de los estados que se presentan en un circuito secuencial, teniendo en cuenta las entradas y salidas. El diagrama se forma con crculos y lneas. Los circulos representan los estados del circuito secuencial y cada uno de ellos contiene un nmero que identifica su estado. Las lneas indican las transiciones entre estados y se marcan con dos nmeros separados por un (/), estos dos nmeros corresponden a la entrada y salida presentes antes de la transicin. A manera de ejemplo observe la lnea que une los estados 00 y 01 en el diagrama de estado de la figura 7.1.4. Esta lnea marcada como 1/0 indica que el circuito secuencial se encuentra en el estado 00 mientras la entrada X=0 y la salida Y=0, y que despus de que ocurra una transicin en la seal de reloj el estado cambia a 01.

Figura 4. Diagrama de estados correspondiente a la Tabla 2.Las lneas que salen y regresan al mismo crculo indican que no hay cambio en el estado, cuando se presentan la entrada y salida indicadas.Tablas de Transicin de flip-flopsLas tablas de transicin se usan en conjunto con las de estado y representan la tabla de verdad de los flip-flops con los cuales se desea implementar el circuito secuencial. La tabla contiene los estados actuales y siguientes segn el estado de las entradas de los flip-flops. La tabla 7.1.3 corresponde a la tabla de transicin del flip-flop JK.

Tabla 3. Tabla de transicin del flip-flop JKEn la tabla, Qi corresponde al estado actual y Qi+1 al estado siguiente, J y K son las entradas de los flip-flops. La informacin sombreada en la tabla se interpreta de la siguiente forma: cuando el estado presente de la salida Q=0 y las entradas J=1 y K=X (X indica una condicin de no importa, 1 o 0), despus de un pulso de reloj en el flip-flop la salida cambia al estado siguiente Q=1.Mapas de KarnaughGeneralmente la tablas de estado y de transicin de los flip-flops se fusionan en una sola para agrupar la informacin de tal forma que permitan construir los Mapas de Karnaugh para simplificar las funciones lgicas. La tabla 7.1.4 corresponde a una tabla de estado de un contador de tres bits con flip-flops JK. Observe que esta tabla incluye las entradas J y K para cada una de la transiciones (estado actual a estado siguiente). Las regiones sombreadas en la tabla indican que el estado Qi cambia estando presentes las entradas Ji y Ki correspondientes despus de una transicin del reloj.

Tabla 4. Tabla de estado y transicin de un contador de 3 bitsLos Mapas de Karnaugh se emplean para definir la lgica de las entradas de los flip-flops y se debe hacer uno para cada una de las entradas. La figura 5 corresponde al Mapa de karnaugh de la entrada J1. de la tabla de estado 4.

Figura 5. Mapa de Karnaugh para el estado J1Observe que cada celda en el mapa representa uno de los estados actuales de la secuencia en la tabla de estado. Una vez asignados todos los estados posibles a cada celda en el Mapa de Karnaugh se procede a simplicar y deducir las exprexiones lgicas. En la figura 7.1.5 se observa que la expresin correspondiente a la entrada J1 es:J1 = Q0Esta expresin indica que en el circuito lgico la salida Q0 debe ir conectada a la entrada J1. En la siguiente leccin se explicara de una forma detallada el procedimiento para el Diseo de Circuitos Secuenciales.ANLISIS Y DISEO DE CIRCUITOS SECUENCIALES SINCRNICOSLa gran mayora de los circuitos digitales contienen flip-flops y compuertas para realizar funciones especficas. El diseo de estos circuitos inicia a partir de las especificaciones y finaliza con las funciones lgicas, de las cuales se obtiene el circuito lgico.Inicialmente se debe crear una tabla de estado o representacin equivalente, para identificar la secuencia de estados que deseada. Luego de seleccionar el nmero y tipo de flip-flops con los cuales se desea hacer el diseo, se deduce la lgica combinatoria necesaria para generar la secuencia de estados.Los circuitos secuenciales se pueden analizar y disear siguiendo un procedimiento claramente definido que consiste en los siguientes pasos:1. Asignacin de estados2. Construccin del diagrama de transicin3. Elaboracin de la tabla de estados4. Obtencin de ecuaciones o funciones lgicas5. Realizacin de circuitos lgicosANLISIS DE CIRCUITOS SECUENCIALES ASINCRNICOSEl anlisis de Circuitos Asincrnicos es similar al anlisis de los circuitos sincrnicos, sin embargo estos circuitos requieren un tratamiento particular, debido a que no existen pulsos de reloj, como referencia de tiempo para controlar los cambios de estado.En los Circuitos Secuenciales Asincrnicos las variables de entrada actan directamente sobre el sistema, es decir que un cambio en tales variables produce un cambio sobre el estado interno. Los Circuitos Secuenciales Asincrnicos se clasifican dependiendo del tipo de entradas o del cambio en el tiempo de las estas, en dos grupos: los Circuitos Asincrnicos en Modo Fundamental y los Circuitos Asincrnicos en Modo Pulso.CIRCUITOS ASINCRONICOS ACTIVADOS POR NIVEL (MODO FUNDAMENTAL)Los circuitos asincrnicos operando de esta forma fueron los primeros que se implementaron en los inicios del anlisis de los sistemas secuenciales en Electrnica Digital y se encuentran constituidos por un sistema combinacional, donde algunas de sus salidas se unen a las entradas formando lazos de realimentacin. En la figura 6 se observa un diagrama de bloques descriptivo de este tipo de sistemas secuenciales.

Figura 6. Diagrama de bloques de un Circuito Asincrnico Activado por NivelVeamos la descripcin y caractersticas de este esquema. La variable t representa el tiempo de retardo mnimo para que ocurra una transicin y corresponde al retardo que ocurre cuando una seal viaja a travs de una o ms compuertas del circuito secuencial. En este tipo de sistemas secuenciales no se permiten cambios en forma simultnea en las variables de entrada, debido a la posible ocurrencia de estados indeterminados en las salidas. Se pueden presentar estados estables e inestables. Los estables son aquellos en los que el valor de estado presente es igual al estado siguiente, y los inestables son aquellos en los que el valor del estado presente es diferente al estado siguiente. Las variables en minscula (yn) corresponden a las variables secundarias en el instante t (Yt), y las variables en mayscula corresponden a las variables secundarias en el instante t+1 (Yt+1).Para observar los fenmenos que pueden ocurrir en este tipo de sistemas, a continuacin se describe un procedimiento para analizar los estados lgicos, el cual se desarrolla en los siguientes pasos:1. Hallar las ecuaciones lgicas para las variables de excitacin y salida del circuito.2. Elaborar los mapas de Karnaugh para los estados de las variables de excitacin y salida a partir de las ecuaciones halladas. Los mapas de Karnaugh contienen los estados secundarios versus los estados de salida.3. Localizar e identificar todos los estados estables e inestables en el mapa de Karnaugh de las variables de excitacin. Los estados estables ocurren cuando yt = Yt, y los estados inestables cuando yt Yt.4. Asignar un nombre (pueder ser un caracter) a cada fila de la tabla.5. Elaborar una tabla de flujo, reemplazando cada estado estable de excitacin con el mismo nombre que tiene asignado el estado secundario, as como el de los estados inestables. Para analizar la tabla de flujo, debern considerarse movimientos horizontales, cuando ocurran cambios en las entrada, y movimientos verticales cuando se dn transiciones de estados inestables a estados estables, sin cambio en las entradas.Para ilustrar el proceso de anlisis se desarrollar un ejemplo basado en el circuito de la figura 7.

Figura 7. Circuito Secuencial Asincrnico de ejemploEste circuito tiene dos variables de entrada (x1, x2), una variable de estado interno o secundaria (y) y una variable de salida o excitacin (Y=z). Obtencin de las ecuaciones lgicas del circuito. Segn la lgica del circuito se deducen las siguientes expresiones para los estados de excitacin y salida. Comparando este circuito con el de la figura 7.3.1, se observa que la variable de excitacin corresponde a la variable de salida, por esta razn las expresiones son las mismas.Y = x1x2' + x2yz = x1x2' + x2y Elaboracin de Mapas de Karnaugh para las variables de excitacin y salida. Partiendo de las expresiones lgicas anteriores y teniendo en cuenta todas las posibles combinaciones de las variables x1, x2 y y se puede llegar al mapa de Karnaugh de la figura 7.3.3, el cual es el mismo para Y como para z.

Figura 8. Mapa de Karnaugh para estados de excitacin y salidaEsta tabla indica los cambios en el estado de la varible Y despus de un cambio en las entradas x1 y x2. A manera de ejemplo, observe el estado sombreado (1) en la figura 8, el cual indica que el estado actual Y=0 cambia a Y=1 cuando las entradas son x1=x2=1. Localizacin de estados estables e inestables. De la figura 9 se pueden deducir las estados estables e inestables, basta observar si los estados actuales cambian al alterar las entradas. Teniendo en cuenta lo anterior se puede concluir que los estados inestables son aquellos que estan sombreados y los dems son estables, debido a que no hay cambios en el estado siguiente. Asignacin de nombres a cada fila de la tabla de excitacin. Las filas de la tabla sen identificadas como a y b para identicar los estados 0 y 1 de la variable Y. Tabla de flujo o transicin de estados lgicos. Teniendo en cuenta que los estados de las entradas no deben tener cambios simultaneamente, en la figura 9 se muestra la tabla de flujo, donde se observa la transicin de estados a y b segn el estado de las entradas.

Figura 9. Flujo de estados

CIRCUITOS ASINCRONICOS ACTIVADOS POR PULSO (MODO PULSO)Los circuitos asincrnicos operando de este modo son similares a aquellos que operan en modo fundamental, excepto que las seales de entrada corresponden a pulsos que se ocurren de forma asincrnica en la figura 10 se observa un diagrama de bloques ilustrativo sobre este tipo de sistemas.

Figura 10. Circuito Asincrnico Activado por PulsosUn circuito secuencial activado por pulsos, se caracteriza por cumplir las siguientes condiciones: Como mnimo, una de las entradas debe ser un pulso. Los cambios en los estados internos ocurren nicamente por la presencia de un pulso en las terminales de entrada. Cada estado de entrada, desencadena nicamente un cambio en el estado interno del circuito. No se permiten dos o ms pulsos en forma simultnea en las seales de entrada. En caso de incumplirse esta condicin la nica forma de analizar el circuito es con un diagrama de tiempos. Existen dos tipos de circuitos en esta modalidad de funcionamiento: La mquina de estados de Mealy y Moore.

MARCO CONCEPTUALUn botn o pulsador es un dispositivo utilizado para activar alguna funcin. Los botones son de diversa forma y tamao y se encuentran en todo tipo de dispositivos, aunque principalmente en aparatos elctricos o electrnicos. Los botones son por lo general activados al ser pulsados, normalmente con un dedo corriente mientras es accionado. Cuando ya no se acta sobre l vuelve a su posicin de reposo.Puede ser el contacto normalmente cerrado en reposo NC, o con el contacto normalmente abierto NA.Descripcin Consta del botn pulsador; una lmina conductora que establece contacto con los dos terminales al oprimir el botn, y un muelle que hace recobrar a la lmina su posicin primitiva al cesar la presin sobre el botn pulsador.

Tipos Diferentes tipos de pulsadores: (a) Basculante. (b) Pulsador timbre. (c) Con sealizador. (d) Circular. (e) Extraplano.

Funcionamiento El botn de un dispositivo electrnico funciona por lo general como un interruptor elctrico, es decir en su interior tiene dos contactos, al ser pulsado uno, se activar la funcin inversa de la que en ese momento este realizando, si es un dispositivo NA (normalmente abierto) ser cerrado, si es un dispositivo NC (normalmente cerrado) ser abierto.

FALTA.

DESCRIPCIN DE DISEO:Bsicamente para la implementacin de nuestro proyecto se va a basar en cuatro mdulos (posiciones) y en donde su funcionamiento nos va a permitir seleccionar una de las 4 formas de trabajo del sistema de bombas tales formas como: Posicin 0, no trabaja ninguna de las bombas, Posicin 1, trabaja solo la bomba No. 1, Posicin 2, trabaja solo la bomba No. 2, Posicin 3, trabajan las dos bombas alternadamente, de esta manera se activaran y desactivara sensores que van a indicar el nivel de los tanques tanto como para su llenado como para que no se rebose. Mdulos (posiciones):M0: ubicado en el tanque inferior y est encargado de desactivar las bombas siempre y cuando el S0(sensor 0): nos indique que el tanque est en un nivel bajo ya que en ese nivel no va poder abastecer el tanque superior M1: ubicado en el tanque superior con sus respectivos 2 sensores: S1(sensor 1): este nos va indicar si el nivel de agua est bajo del tanque superior , por lo tanto no va a poner a funcionar la Bomba 1,S2(sensor2): se va activar en el momento que el nivel de agua del tanque alcance su parte superior esto nos va evitar de que se rebose, a su vez se va a desactivar la bomba 1:M2: este mdulo va a trabajar de manera inversa al M1 en donde lo que se diferencia es que va activar la Bomba 2. Una parte muy importante de nombrar es que tanto los sensores (S1 , S2) nunca se van a poder activar al mismo tiempo ya que este es un sistema de nivel en donde est lleno o esta vaco o nivel bajoM3: este mdulo encargado de alternar las bombas en donde lo que nos va a permitir tal cambio es el Flip Flop JK, el cual nos indica la bomba que estaba anterior mente para posteriormente poder alternarla, por ltimo la salidas de las bombas van estar conectadas a un Flip Flop tipo D.

Mquina de estado

Diagrama de estado simplificada

Resultados obtenidos:Tablas de verdad JKQQ*

0X0Q

1X01

X110

X11Q

Tabla No1.Representacion de los modos Esta tabla No1 es para determinar el funcionamiento de los modos 1 y 2.Donde Q es igual a la salida de la bomba 1 y por lo tanto la salida bomba2 es igual cero en el modo de operacin 1. De igual forma en el modo de operacin 2 la tabla de verdad seria la misma del modo 1 pero solo que sus salidas estn invertidas, es decir que Q es igual a la salida de la bomba 2 por lo cual la salida de la bomba 1 se desactivara (0)QaFLS2S1Qa*

00000

00010

00100

0011X

01000

01011

01100

0111X

10001

10010

10100

1011X

11001

11011

11100

1111X

QbFLS2S1Qb*

00000

00011

00100

0011X

01000

01010

01100

0111X

10000

10011

10100

1011X

11000

11010

11100

1111X

Tabla No2No3. Representa modo 3 de operacin.La tabla No2 y No3 son las que nos van a permitir ver cmo va entrar en operacin el funcionamiento del modo 3, posteriormente sacamos sus determinados mapas de karnogh para facilitarnos con su simplificacin de esta manera poder pasar a realizar el circuito.

Mapas de karnohg:

Imagen No#. Mapa de karnohg tabla No2Ecuaciones:Qa*=QaS1S2+S1FL+S1S2Qa*=QaS1S2+S1(FL+S2)

Imagen No#. Mapa de karnohg tabla No3Ecuaciones :

Qb*=QbS2+S1FL+S1S2Qb*=QbS2+S1(FL+S2)

Diagramas elctricos y electrnicos

BIBLIOGRAFA[1] libro disponible biblioteca del valle:

WAKERLY, Jhon F. Diseo digital: Principios y prcticas. Prentice-Hall Internacional, 1993.

[2] libro disponible pdf internet:

MORRIS Mano. Lgica digital y diseo de computadores, Editorial Prentice-Hall Internacional.

[3] libro disponible pdf internet:

FLOYD Thomas L. Fundamentos de Sistemas Digitales. 7 Edicin. Prentice Hall. Mayo de 2000.

[4] pgina disponible on-line: http://www.unicrom.com/cir_control-nivel-agua.asp[5] pgina disponible on-line: http://centros5.pntic.mec.es/ies.san.blas/eca/ele32/tp/paralelo/pp_4.html[6] pgina disponible on-line: http://html.rincondelvago.com/sistema-digital-de-control-del-nivel-de-agua.html[7] video disponibles on-line: indica conceptos de mquinas de estado:http://www.youtube.com/watch?v=KRE-igv2Adg[8] pgina disponible on-line: http://www.virtual.unal.edu.co/cursos/ingenieria/2000477/lecciones/070101.htm